IT之家6月23日消息首届RISC-V中国峰会于本周在上海科技大学举办，在本届大会上，中科院大学教授、中科院计算所研究员包云岗，发布了国产开源高性能RISC-V处理器核心——香山。他表示，目前CPU领域还没有一个像Linux那样的开源主线，因此研发团队判断，业界需要一个开源的高性能RISC-V核，既能被工业界广泛应用，又能支持学术界试验创新想法，目标是像Linux那样至少存活30年。
香山是在中科院计算所、鹏城实验室的支持下，通过中国开放指令生态（RISC-V）联盟联合业界企业一起开发一款开源高性能RISC-V处理器核，首个量产版本“雁栖湖”计划于今年7月流片，采用台积电28nm工艺。
包云岗称，该项目经过了一年多的准备工作，建立团队并申请经费。年6月11日，香山在GitHub上建立了代码仓库。团队在1年的时间里，25位同学和老师参与了香山的开发，提交了次代码，总行数5万余行，具有多个文档。
香山是一款开源RISC-V处理器核，它的架构代号以湖命名。第一版架构代号是“雁栖湖”。这款处理器的RTL代码于年4月完成，计划于7月基于TSMC28nm工艺流片，目前频率为1.3GHz。
第二版架构代号是“南湖”，这是向建党周年致敬。“南湖”计划在今年年底流片，将采用中芯国际14nm工艺，目标频率是2GHz。
具体来看，“雁栖湖”架构是一个11级流水、6发射、4个访存部件的乱序处理器核。在发射宽度上已经可以和一些ARM高端处理器核相当，但还未进行充分优化，因此实际性能还有不小的差距。包云岗教授的团队希望未来通过持续迭代优化（“南湖”--"X湖"--"Y湖"--……），性能达到ARMA76的水平。
年，团队基于Chisel完成了一款8核标签化RISC-V处理器的测试流片，采用了台积电28nm工艺。研发人员基于GitHubCI构建了一套流程化的自动回归测试框架，这款测试芯片于年9月起，成功在FPGA上启动Linux/Debian系统。
“香山”处理器核的开发的重要决策之一，是选择了敏捷设计语言Chisel，原因是开发效率远高于Verilog，实现相同的功能，Chisel代码量仅为Verilog的1/5。
“香山”开发过程中的另一个重要决策便是：高度重视构建支持敏捷设计的流程与工具。这为芯片的开发提供了科学的流程，保证了成功率。此外，研发团队还开发了十余种各具特色的工具，支撑起这套敏捷设计流程。
IT之家了解到，目前香山正在进行下一代架构“南湖”的开发，目标是今年年底流片，基于中芯国际的14nm工艺，频率达到2GHz，SPECCPU分值达到10分/GHz，支持双通道DDR内存以及PCIe、USB、HDMI等更多功能。
官方表示，香山处理器核心的研发得到了北京智源人工智能研究院的支持，北京微核芯公司资深专家的支持。在第二期，还将联合字节跳动、ESWIN、优矽科技等合作伙伴共同开发。
转载请注明：http://www.0431gb208.com/sjszlfa/3545.html
